岗位信息
职位描述：
1. 参与SerDes顶层架构的设计建模，各模块Spec定义等。
2. 负责设计SerDes模块，包括并不限于CTLE/TIA/CDR/DFE/SST driver/Low jitter PLL等。
3. 对需要校准的模块给出校准方案，并和数字电路联合仿真验证。
4. 指导Layout工程师进行版图设计优化。
5. 负责芯片测试，以及文档整理撰写等。
任职要求：
1. 3年以上基于深亚微米工艺的SerDes领域设计经验；
2. 具有USB、PCIe、HDMI、DP、SATA等高速接口的设计、验证、调试和量产经验；
3. 具有PLL/DLL/RX/TX/CDR等高速电路的设计经验；
4. 具有混合信号系统建模和仿真的经验，熟悉Verilog/Verilog-A、AMS仿真和Matlab仿真；
5. 熟练使用高速示波器、误码仪和网络分析仪等进行芯片测试验证，有信号完整性方面的理论和实践经验；
6. 具备良好的沟通能力及团队合作意识。
